## ⑩ 日本国特許庁(JP)

# ⑩ 公 開 特 許 公 報 (A) 昭63 - 169798

@Int\_Cl\_4

識別記号

庁内整理番号

@公開 昭和63年(1988)7月13日

H 05 K 3/46

Q - 7342 - 5F

審査請求 未請求 発明の数 1 (全4頁)

🛱 発明の名称 電子部品内蔵多層セラミツク基板

②特 願 昭62-2428

②出 願 昭62(1987)1月7日

②発 明 者 鷹 木 洋 京都府<del>」</del>

京都府長岡京市天神2丁目26番10号 株式会社村田製作所

内

⑫発 明 者 森 嘉 朗 京都府長岡京市天神2丁目26番10号 株式会社村田製作所

内

⑫発 明 者 坂 部 行 雄 京都府長岡京市天神2丁目26番10号 株式会社村田製作所

内

⑪出 願 人 株式会社村田製作所

9代 理 人 弁理士 山本 恵二

京都府長岡京市天神2丁目26番10号

## 明細書

1. 発明の名称

電子部品内蔵多層セラミック基板

- 2. 特許請求の範囲
- (1) 凹部または貫通孔を有するセラミック基板を含む複数枚のセラミック基板が積層されて成る多層セラミック基板と、

多層セラミック基板内であって前記凹部または 貫通孔で形成される空間内に収納されていて外部 取出し電極としてパラジウムを用いたチップ形電 子部品と、

多層セラミック基板の層間または前記賞通孔内 に設けられていて前記チップ形電子部品を配線し ている銅を用いた導体とを備えることを特徴とす る電子部品内蔵多層セラミック基板。

- (2)前記チップ形電子部品が、内部電極および外部取出し電極としてパラジウムを用いた積層コンデンサを含む特許請求の範囲第1項記載の電子部品内蔵多層セラミック基板。
- 3. 発明の詳細な説明

### (産業上の利用分野)

この発明は、多層セラミック基板内に、例えば コンデンサ、抵抗器、コイル等のチップ形電子部 品を内蔵した電子部品内蔵多層セラミック基板に 関する。

(従来の技術とその問題点)

電子回路をより高密度化、多機能化する等のために、電子部品を内蔵した多層基板が要望されている。

④印刷積層を繰り返すに従って印刷部の平面性が 非常に悪くなって積層数を増やすことが困難であること、等の種々の問題がある。

一方、従来の多層基板の他の例として、いわゆる抵抗・容量付多層基板がある(例えば「エレクトロニク・セラミクス」、85 5月号 頁68 ~69参照)。これは、セラミックベースの表面にコンデンサ、抵抗器等を厚膜技術で多層に印刷形成したものである。しかしこのような多層基板においても、①印刷パターンの位置ずれによる特性のばらつき、②コンデンサ容量の制約、③平面性の悪化、等の上述した多層基板とほぼ同様の問題がある。

従ってこの発明は、上述のような問題点を解消 することができる電子部品内蔵多層セラミック基 板を提供することを目的とする。

#### (発明の概要)

この発明の電子部品内蔵多層セラミック基板は、 凹部または貫通孔を有するセラミック基板を含む 複数枚のセラミック基板が積層されて成る多層セ

からである。

さらに、パラジウムをチップ形電子部品の内部 電極として用いると、外部取出し電極と内部電極 とが同じ金属であるため、熱処理を施しても金属 の溶融による接触不良を起さない。

## (実施例)

ラミック基板と、多層セラミック基板内であって 前記凹部または貫通孔で形成される空間内に収納 されていて外部取出し電極としてパラジウムを用 いたチップ形電子部品と、多層セラミック基板の 層間または前記貫通孔内に設けられていて前記チ ップ形電子部品を配線している銅を用いた導体と を備えることを特徴とする。

チップ形電子部品の外部取出し電極にパラジア 通りで配線用の導体に調を用いられている。即ち、従来から用い電極として、 通りである。即ち、従来から用い電極として、 の外部取出しを担として、 がおいた場合、例えば導体の提付などを 中に、銀と銅との接触が表すで共晶との を開との接触が表するためで を開として、 を開として、 を開として、 を開として、 を記して、 をこして、 を記して、 を記して、 を記して、 を記して、 を記して、 を記して、 を記して、 を記して、 をこして、 をこして

収納する空間を、貫通孔7の代わりに各セラミック基板21~26に適宜設けた凹部で形成するようにしても良い。

上述のような電子部品内蔵多層セラミック基板 の製法の一例を第3図を参照して説明する。還元 雰囲気中で低温焼結可能なセラミックのグリーン シート210~260の内のグリーンシート21 G~25Gのそれぞれに、図示のように収納する コンデンサ3、4、抵抗器5の形状・寸法および それらの配線パターンに応じた位置に大小の貫通 孔7を予め幾つか空けておき、そして非還元性の コンデンサ3、4及び非還元性の抵抗器5を予め チップ部品として完成させておいたものを、前記 貫通孔7によって形成される空間内に挿入し、ま た銅から成る導電ペースト6Pを各グリーンシー ト21G~26Gの貫通孔7の部分や層間の所定 の箇所に付与した後、各グリーンシート21G~ 26 Gを圧着し、そして還元雰囲気中において低 温焼成すると、第1図に示した電子部品内蔵多層 セラミック基板が得られる。尚、第3図中の31、 41、51は、それぞれ、チップ形の積層コンデンサ3、4及び抵抗器5のパラジウムから成る外部取出し電極であり、52はセラミック基板の表面に付与された抵抗パターンである。また積層コンデンサ3、4の内部電極(図示省略)には、パラジウム電極を用いている。

この場合、上記グリーンシート21G~26G 等のグリーンシートとしては、例えば、「エレクトロニク・セラミクス」'85 3月号 頁18~19に開示されているような、AlzO3、CaO、SiOz、MgO、B2O3と微量添加物から成るセラミック粉末とバインダーとを混合してドクタープレード法によってシート状にされたようなものが利用できる。そのようなグリーンシートは分のが利用できる。そのようなグリーンシートは分のが無く、しかも例えば900~1000で程度の比較的低温で焼成することができる。

また上記コンデンサ3、4等のコンデンサとしては、例えば、①特公昭56-46641号公報、②特公昭57-42588号公報、③特公昭57

気中で焼成しても特性劣化を生じることがない。

より具体例を示すと、厚さ200μmのSiOz、Al2O。、BaO、B2O。及びバインダーより成る低温焼結セラミックグリーンシートに、第3図に示すように貫通孔を開け、BaTiO。を主成分とする非還元性積層セラミックコンデンサ及びLa2Bzを主成分とする非還元性抵抗器を買通孔に挿入し、またCu系導電ベーストをスクリーンに印刷法で所定パターンに卸入した後、グリーン・中トを圧着し、窒素雰囲気中950℃で焼成して第1図に示すような電気中950℃で焼成して第1回に示すような電気の容量、抵抗をレクを関策を得た。そして焼成後の容量、抵抗をしてたところ、設計値通りの値が得られた。

尚、以上においてはコンデンサ、抵抗器等にバラジウム内部電極を用いた積層構造のチップ部品を用いた例を説明したが、この発明はそれに限定されるものではなく、例えば内部電極を持たず、パラジウムの外部取出し電極のみを用いた積層構造以外のチップ部品によって前述したような構造

- 49515号公報に開示されているような知识の非運元性誘電体セラミック組成物、あるいは⑥特公昭57-37081号公報に開示されているような知報、の事会のおうなのはの特公昭57-37081号公報に開示されている。 - 49515号公報に開示されているような知识のおりますがある。 のようながルコン酸カルルシウムを主体と例えば積層タイプのセラミック積層コンデンサの製法のののか上記の一切の公報中に開示されている。一例が上記のアデンサを用いれば、グリーンシートに収納して過元雰囲気中で焼成しても特性劣化を生じることがない。

上記抵抗器 5 等の抵抗器としては、例えば、特開昭 5 5 - 2 7 7 0 0 号公報、特開昭 5 5 - 2 9 1 9 9 号公報に開示されているようなランタンホウ素、イットリウムホウ素等の抵抗物質と非還元性ガラスとから成る非還元性抵抗組成物を、例えばセラミック基板上に付与して還元雰囲気中で焼成した抵抗器が利用できる。このような抵抗器を用いれば、グリーンシート中に収納して還元雰囲

の電子部品内蔵多層セラミック基板を構成しても 良い。さらに、外部取出し電極なしのチップ部品 にバラジウムより成る導電ペーストを外部取出し 電極として塗布後、セラミックグリーンシートの 貫通孔に挿入しても良い。また、パラジウム内部 電極、パラジウム外部電極及び銅導体には、それ ぞれの特性を損なわない範囲で白金、銀、ニッケ ル等の他の金属を添加しても良い。

また、第1図等に示した電子部品内蔵多層セラミック基板はあくまでも一例であって、この発明がそのような構造のものに限定されないことは勿論である。

## (発明の効果)

以上のようにこの発明は、チップ形電子部品を 多層セラミック基板内の空間に収納した構造であ るため、次のような利点がある。①従来のように 圧着・焼成過程で電子部品の特性のはらつきが起 きることはなく、設計値通りの特性の電子部品を 3次元的に内蔵した多層セラミック基板が得られ る。②コンデンサとしても、チップ形積層セラミ

#### 4. 図面の簡単な説明

第1図はこの発明の一実施例に係る電子部品内 蔵多層セラミック基板を示す概略断面図であり、 第2図はその等価回路図である。第3図は、第1 図の電子部品内蔵多層セラミック基板の組み立て 前の状態を示す概略断面図である。

2 · · · 多層セラミック基板、21~26 · · · セ

ラミック基板、21G~26G··· グリーンシート、3, 4··· コンデンサ、5··· 抵抗器、6·· - 導体、7··· 貫通孔。

代理人 弁理士 山本恵二



